Fast Integration of Hardware Accelerators for Dynamically Reconfigurable Architecture

International audienceDynamic reconfiguration of hardware resources is increasingly used in applications as a way to increase performances, resources integration or energy efficiency. As this evolution induces a change of the application execution paradigm, various tools have been set up to develop and manage these applications. But most do not allow direct re-use of legacy code, needing adaptation to match the provided environment. Moreover, partial reconfiguration is only at its early stages, and lacks easy ways of handling. We propose a design methodology and a runtime environment bringing fast integration of legacy hardware accelerators for partial and dynamic reconfigurable hardware architectures. Thanks to it, applications making use of dynamic hardware can be run directly on an Embedded Linux without noticing the reconfiguration flow. Moreover, our design methodology allows providing various implementations of a computation kernel, including both hardware and software ones. The implementation can then be chosen at execution time depending on available resources. In this article, we introduce the generic IP interface description making the re-use process possible. Furthermore, we present the results of a sample application running on our platform using software and hardware implementations. For hardware implementations, we obtain reconfiguration overhead as low as 0.16\% of the total kernel execution time

Installer un Linux Embarqué sur une carte de développement ZedBoard

This document is a tutorial describing how to build an Embedded Linux system for use on a ZedBoard development board. Following this procedure, you’ll obtain an Embedded Linux running on a persistent file system, which you can use as a base for your further developments. This tutorial describes every needed step, from scratch to a running system, and provides scripts to automate most of the steps

Interpreting the PDEVS formalism and algorithms to enhance the state handling mechanism

International audienceThe DEVS formalism consists in a rigorous frame formodel building and simulating. One one hand, the math-ematical description of the DEVS meta-model allows forthorough building of models. One the other hand, theproposed algorithms for model simulation allow for quicklybuilding simulating tools for these models. However, inbetween these two phases, there are some less-detailed stepssuch as components initial state handling.This article aims at proposing an interpretation of DEVSformalism slightly different from the one generally ob-served, and at strengthening the executable model buildingstage. The article proposes to explicitly split the modeldescription between an user-defined abstract model and anexecutable model which construction can be automaticallydone by the simulating tool. Based on this vision, the initialstate of executable models can be managed from within theDEVS formalism

Méthodologie de conception pour la virtualisation et le déploiement d'applications parallèles sur plateforme reconfigurable matériellement

Auto-adaptive applications, changing their behavior depending on environmental interactions, are a centerpiece of future computing systems. Moreover, the use of reconfigurable hardware in combination with processing units parallelization, allow us to consider reaching upper levels of performance for these applications. The aim of this thesis is to develop a set of tools allowing description and deployment of parallel auto-adaptive applications. We propose both a model for parallel applications and a reconfigurable platform architecture to host deployment of applications described using this model. Our application model separates control from computation by isolating the latter in virtual computation kernels. Together with a platform-independent application control representation, application structure is thus totally portable. Independently from the control, the computation kernels can be distributer using various implementations, depending on the platform, but also allowing proposing various performance factors. A virtualisation layer is used to link the control and the kernels, traducing generic orders into action depending on the implementation. About the platform, we propose an architecture allowing integrating both software and hardware resources, either static or using reconfigurable hardware. This High Performance Computer-like parallel architecture should allow using any kind of processing unit and reconfigurable hardware as a hardware base for the platform.Les applications auto-adaptatives, dont le comportement évolue en fonction de l'environnement, sont un élément clé des systèmes de demain. L'utilisation de matériel reconfigurable, combiné à la parallélisation des unités de calcul, permettent d'envisager de nouveaux niveaux de performances pour ces mêmes applications. L'objectif de cette thèse est de mettre en place un ensemble d'outils permettant la description et le déploiement d'applications parallèles auto-adaptatives. Nous proposons à la fois un modèle d'application parallèle et une architecture de plateforme reconfigurable destinée au déploiement des applications conçues en utilisant ce modèle. Notre modèle d'applications sépare le contrôle du calcul en isolant ce dernier en différents noyaux virtuels. Associée à une représentation du contrôle indépendante de la plateforme, la structure de l'application est donc totalement portable. Indépendamment de celle-ci, les noyaux de calcul peuvent être distribués selon plusieurs implémentations, selon la plateforme, mais également pour proposer différents niveaux de performances. Une couche de virtualisation permet de faire le lien entre la partie contrôle et les noyaux, en traduisant les ordres génériques en actions adaptées à l'implémentation. Concernant la plateforme, nous proposons une architecture permettant l'intégration de ressources de calcul logicielles et matérielles, pouvant être implémentées tant statiquement qu'en utilisant du matériel reconfigurable. Cette architecture parallèle, inspirée du modèle des supercalculateurs, doit permettre d'utiliser tout type d'unités d'exécution et de matériel reconfigurable comme base matérielle pour la plateforme

L’état interne des composants, grand oublié des formalismes DEVS à structure dynamique ?

International audienceDe nombreux formalismes étendant DEVS ont été proposés par le passé, pour lui apporter différentes capacités et pour mieux répondre à des problèmes particuliers. En ce qui concerne la possibilité de modifier la structure même du modèle au cours du temps, on note plusieurs propositions dont deux au moins semblent majeures. Que l'on parle de modèle à structure dynamique, à structure variable ou encore réflexif, le cœur de la problématique reste le même : l'architecture interne du modèle n'est pas figée, mais peut évoluer au cours du temps

Ingénierie dirigée par les modèles : du modèle au circuit logique en utilisant la génération automatique de code avec la plateforme Project DEVS

National audienc

Mise en œuvre d'un simulateur DEVS utilisant des réseaux de Petri temporisés sur FPGA

International audienceUne étape du Rapid Control Prototyping peut consister à exécuter une version simulée d'un système de commande en lien avec un environnement réel. Dans ce cadre, le simulateur doit assurer une exécution en temps réel de la simulation de la commande afin de permettre un fonctionnement opérationnel. Cet article propose une mise en œuvre matérielle d'un simulateur à événements discrets qui, si elle ne garantit pas encore le temps réel, permet d'accélérer fortement la simulation pour tendre vers cet objectif. Il s'agit d'un travail en cours s'inscrivant dans notre volonté d'assurer un flot complet de génération d'un système depuis des modèles dans une approche d'ingénierie dirigée par les modèles

A Dynamic FPGA-based Hardware-in-the-Loop Co-simulation and Prototype Testing Platform

International audienceThe base idea of co-simulation is to couple heterogeneous simulators in a single environment. This allows for choosing the best-suited simulator to represent each part of a complex system. Hardware-in-the-loop co-simulation introduces physical components in a software co-simulation. In this paper, we propose a hardware-in-the-loop co-simulation platform using a dynamically reconfigurable architecture on FPGAs. Main uses for this technology include introducing prototypes of digital systems directly in the simulation environment, and accelerating simulation by using FPGAs to implement models that can take advantage of parallelism. The platform was validated by coupling a C++ application with hardware modules loaded on-demand on a FPGA

Simulation distribuée hétérogène de réseaux de Petri DEVS

National audienceNous présentons dans cet article la conception d'une plateforme de simulation distribuée de modèles DEVS (Discrete Event System Specification) basée sur l'exécu-tion de réseaux de Petri temporisés qui communiquent au travers d'une connexion réseau. Dans notre proposition , l'exécution des réseaux de Petri est déployée sur une architecture distribuée composée de noeuds logiciels PC et/ou matériels FPGA (Field-Programmable Gate Array) par une mise en oeuvre des réseaux de Petri en C et en VHDL. En outre, ce travail s'inscrit dans la perspective future de pouvoir connecter les modèles avec des équipe-ments réels. Mots-clés : Simulation distribuée, Cosimulation logi-cielle/matérielle, Réseaux de Petri. Abstract: In this article, we present the design of a distributed DEVS (Discrete Event System Specification) model simulation platform based on the execution of timed Petri nets that communicate through a network connection. In our proposal, the execution of the Petri nets is deployed on a distributed architecture made of software PC and/or hardware FPGA (Field-Programmable Gate Array) nodes using a C and a VHDL implementation of Petri nets. In addition, this work is part of the future perspective of being able to connect models with real equipments